何がキャスレイテンシー

キャスレイテンシーは遅延して、クロックサイクルの間で、時間のリクエストからデータをプロセッサのメモリと時間のメモリにより、最初の曲のデータを利用できるようにも読んでいます。 sdr - sdramのモジュールの可能性があるキャスレイテンシの1 、 2 、または3です。 でddr - sdramのモジュールがあるキャスレイテンシー2または2.5 。 キャスレイテンシーの略称casもしくはclます。 たとえば、モジュールpc133 cas2ラベルの付いた可能性があり、キャス- 2 、キャス= 2 、 cl2の、 cl - 2 、またはcl = 2 、ということにすべてのモジュールは、キャスレイテンシ2になります。

現在のシステムで32ビットの固まりのメモリを読んで、 4つの8ビットバイトで構成されます。 キャスレイテンシーの数を指定する前に必要なクロックサイクルの最初のバイトを読むことができます。 した後の最初のバイトが読み込まれ、残りのバイトが待ち時間なしで読んで、 1つのクロックサイクルごとにします。 たとえば、 cl3バイトのメモリを提供した後の最初の3つのクロックサイクルおよびその他の3つのクロックサイクルごとに1つのバイトします。 このメモリ3-1-1-1タイミングが指定されることを示し、 6つのクロックサイクル（ 3 +1 +1 +1 ）を読むには、必要に応じてすべての4つのバイトになります。 メモリ2-1-1-1 cl2のメモリを使用するタイミングは、すべての4バイトを読み込み、そのために5つのクロックサイクル（ 2 +1 +1 +1 ）します。 同様に、 cl1 1-1-1-1メモリを使用すると、メモリタイミングの4つのクロックサイクルが必要なだけを完了して読んでいます。

その上で、 1つかもしれないとの結論を下すcl2のメモリが16.7 ％よりも速くcl3 cl1メモリとメモリが33.3 ％よりも速くcl3 、これはかなり違います。 実際のところ、差を保持して1つの32ビットの読み出しだけで、ほとんどの方は、ストリーミングを読み込みます。 ストリーミングを読み込み中には、各32ビットの読み取りが行われた後の最初の待ち時間なしにします。 ストリームの数が32ビットの読み取りあたりのアクセスの増加は、相対的重要性のキャスレイテンシーの頭上を被った最初のバイトdiminishesます。

たとえば、 32バイトを比較するストリーミングを読む（ 8順次32ビットの読み出し）をcl3 cl2の対対cl1メモリします。 cl3メモリでは、最初の32ビットの6つのクロックサイクルを必要と読んでいます。 それぞれは、以下の7つの32ビットの読み出し負うということはありませんキャスレイテンシペナルティなどの4つのクロックサイクルでのみ必要です。 完全に32バイトが必要に読んで、合計6 + （ 7 * 4 ）または34クロックサイクルです。 cl2の記憶では、最初の32ビットの5つのクロックサイクルを必要と読んで、それぞれ、次の7つの32ビットの読み出しのみを必要とする4つのクロックサイクルで、総数は33クロックサイクルです。 cl1メモリで、すべての必要な8つの32ビットの読み出しクロックサイクルごとに4つ、合計32クロックサイクルです。 この（非常に現実的）の例では、メモリcl2のは、実際に2.9 ％しか速く（ 1 / 34 ）よりもcl3メモリ、およびメモリcl1はわずか5.9 ％ （ 2 / 34 ）よりも速くcl3ます。

実際には、非常に低い給付キャスlatenciesしかし、ランダムな読み出し操作を支援することはほとんどないストリーミング（逐次）読んで操作します。 読んでの典型的なパソコン操作を使用し順次読み出し操作重い、ということだけでは些細な改善を期待することができ、メモリを使用する場合はメモリの性能が低くてキャスレイテンシー評価している。 それだけの価値はあるのメモリを払って、もう少し速いキャスレイテンシ、という理由かもしれません。しかし、期待します。 （詳細については、最後の点では、以下の箇条書きます）

これらの維持に関連する問題を念頭に置いてcl ：

• 1 。 ほとんどのマザーボードのメモリを使用することができ、任意のタイミングclが、いくつかのマザーボードのかもしれません活用して待ち時間減少します。 いくつかのマザーボードのメモリを必要とする特定のタイミングclます。 たとえば、マザーボードを必要とcl2のpc133正常に動作しないかもしれませんがcl3 pc133メモリ、マザーボード、メモリを必要とcl3 pc133 pc133 cl2のかもしれませんが正常に動作します。 これは、正当な理由がコンフィグレータユーティリティを使用して、メモリおよびその他の重要なメモリメーカーから提供され、これを取るキャスレイテンシーリスティングの互換性の問題を考慮したときのメモリモジュールです。

• 2 。 いくつかのマザーボードのメモリを併用できるように、さまざまなタイミングclものの、ほとんど常に高速で動作し、メモリのレイテンシキャス遅いモジュールがインストールされます。 いくつかのマザーボードが正常に動作するメモリの異なるタイミングcl限り、すべての取り付けられているメモリが同じタイミングclが、不正な動作を混合モジュールをインストールした場合、さまざまなタイミングclます。 私たちは、これらの問題によって引き起こされる容疑者マイナー電気容量の違いなどが、良い得たことがないのはなぜこの説明は本当です。 問題があるものの混合clは、異例のタイミングで私たちの経験から、お勧めしません。このためタイミングcl混合します。

• 3 。 ほとんどのマザーボードをサポートするさまざまなタイミングcl設定を自動的に最適化している情報に基づいて報告されたメモリモジュール自体が、いくつかのメモリタイミングを手動で設定する必要は、チップセットの設定セクションにbios設定します。 インストールする場合は"高速"モジュールは、システムでは、それは価値があることを確認してbiosセットアップのチェックシステムが速くclタイミングを使用するよう設定します。

• 4 。 保守的なメモリを使用するタイミングを増加させることができ、システムの安定性と信頼性の点では、最小のコストパフォーマンスの低下します。 たとえば、システムにインストールされているメモリcl2のpc133があまりにも頻繁にクラッシュし、増やすことができ、そのシステムの安定性を設定しcl3メモリを使用するタイミングcmos設定します。 cl3 cl2のメモリが実行されるよりもはるかに安定したcl2のcl2のメモリとして稼動して、より安定したよりも、おそらくcl3 cl3メモリとして稼動します。 パフォーマンスを小さくしてヒットされることはありませんので注意してもメモリのベンチマークプログラムを実行する場合を除きます。