686) Sixièmes Processeurs De Génération D'Intel P6 (

Dutch French Spanish Portuguese Italian German Japanese Chinese Korean Russian Arabic Bookmark and Share this Article Original English article
  

(les 686) processeurs P6 représentent une nouvelle génération avec des dispositifs non trouvés dans les unités précédentes de génération. La famille du processeur P6 a commencé quand le Pentium pro a été libéré en novembre 1995. Depuis lors, Intel a libéré beaucoup d'autres morceaux P6, employant tout le même processeur de base du noyau P6 que le Pentium pro.

Variations De Processeur D'Intel P6
Pentium Pro Le processeur P6 original, inclut 256KB, 512KB, ou 1MB de cachette de la vitesse L2 de plein-noyau
Pentium II P6 avec 512KB de cachette de la vitesse L2 de moitié-noyau
Pentium II Xeon P6 avec 512KB, 1MB, ou 2MB de cachette de la vitesse L2 de plein-noyau
Celeron P6 sans la cachette L2
Celeron-A P6 avec 128KB de sur-meurent la cachette de la vitesse L2 de plein-noyau
Pentium III P6 avec SSE (MMX2), 512KB de cachette de la vitesse L2 de moitié-noyau
Pentium IIPE P6 avec 256KB de cachette de la vitesse L2 de plein-noyau
Pentium IIIE P6 avec SSE (MMX2) plus 256KB ou 512KB de cachette de la vitesse L2 de plein-noyau
Pentium III Xeon P6 avec SSE (MMX2), 512KB, 1MB, ou 2MB de cachette de la vitesse L2 de plein-noyau


Le nouveau dispositif principal dans les processeurs de Pentium de cinquième-génération était l'architecture superscalar, dans laquelle deux unités d'exécution d'instruction pourraient exécuter des instructions simultanément en parallèle. Les morceaux postérieurs de cinquième-génération ont également ajouté la technologie MMX au mélange, aussi bien. Tellement alors qu'Intel s'est-il ajouté dans la sixième génération pour justifier l'appeler une nouvelle génération entière de morceau ? Sans compter que beaucoup d'améliorations mineures, les vrais dispositifs principaux de tous les processeurs de sixième-génération sont exécution dynamique et l'architecture indépendante duelle de l'autobus (DIB), plus une conception superscalar considérablement améliorée.

Exécution Dynamique

L'exécution dynamique permet au processeur d'exécuter plus d'instructions sur le parallèle, charge ainsi sont accomplies plus rapidement. Cette innovation de technologie est composée de trois éléments principaux :

  • Prévision de branche multiple. Prévoyez l'écoulement du programme par plusieurs branches
  • Analyse de flux de données. Programme des instructions d'être exécuté si prêt, indépendant de leur ordre dans le programme original
  • Exécution spéculative. Augmente le taux d'exécution en pensant à l'avenir du compteur de programme et l'exécution des instructions qui sont susceptibles d'être nécessaires

Autobus Indépendant Duel

L'autre dispositif principal de l'architecture P6 est connu comme autobus indépendant duel. Ceci se rapporte au fait que le processeur a deux bus de données : un pour le système (carte mère) et l'autre juste pour la cachette. Ceci permet à l'antémémoire de fonctionner aux vitesses précédemment non possibles.

D'Autres Améliorations De Sixième-Génération

En conclusion, l'architecture P6 améliore l'architecture superscalar des processeurs P5 en ajoutant plus d'unités d'exécution d'instruction et en décomposant les instructions dans micro-ops spécial. C'est où les instructions de CISC sont décomposées en plus de commandes de RISC. Les commandes de RISC-NIVEAU sont plus petites et plus faciles pour les unités parallèles d'instruction de s'exécuter plus efficacement. Avec cette conception, Intel a apporté aux avantages d'un executionto d'instruction consacré parvitesse de RISC le monde de CISC. Notez que le P5 a eu seulement deux unités d'instruction, tandis que le P6 a au moins six unités consacrées séparées d'instruction. Il serait superscalar à trois voies parce que les unités multiples d'instruction peuvent exécuter jusqu'à trois instructions en un cycle.

D'autres améliorations d'efficacité également sont incluses dans l'architecture P6 : soutien intégré de multiprocesseur, circuits augmentés de détection des erreurs et de correction, et optimisation de logiciel de 32 bits.

Plutôt qu'en étant juste un Pentium plus rapide, le Pentium pro, le Pentium II/III, et d'autres processeurs de sixième-génération faites comporter beaucoup et les améliorations architecturales. Le noyau du morceau est très RISC-COMME, tandis que l'interface externe d'instruction est Intel classique CISC. En décomposant les instructions de CISC dans plusieurs instructions et fonctionnement de RISC ils en bas des canalisations parallèles d'exécution, l'exécution globale est augmentés.

Comparé à un Pentium à la même fréquence d'horloge, les processeurs P6 sont des fasteras longtemps car vous êtes logiciel de 32 bits courant. L'exécution P6 dynamique est optimisée pour l'exécution principalement en courant le logiciel de 32 bits, tel que Windows NT. Si vous employez le logiciel de 16 bits, tel que Windows 95 ou 98 (qui fonctionnent toujours à mi-temps dans un environnement de 16 bits) et la plupart des applications plus anciennes, le P6 ne fournit pas en tant qu'a marqué des processeurs d'un Pentium pareillement vitesse-évalué et de Pentium-MMX d'excédent d'amélioration d'exécution. C'est parce que les possibilités dynamiques d'exécution ne sont pas entièrement exploitées. Pour cette raison, Windows NT/2000/XP souvent est considéré comme les logiciels d'exploitation les plus souhaitables pour l'usage avec des processeurs du Pentium Pro/II/III/ Celeron. Bien que ce ne soit pas exactement vrai (un Pentium Pro/II/III/Celeron fonctionne très bien sous Windows 95/98), Windows NT/2000/XP profite meilleur des possibilités de P6's.

Notez que ce n'est vraiment pas tellement le logiciel d'exploitation mais qui des applications que vous employez. Les réalisateurs de logiciel peuvent prendre des mesures pour gagner les pleins avantages des processeurs de sixième-génération. Ceci inclut en utilisant les compilateurs modernes qui peuvent améliorer l'exécution pour tous les processeurs courants d'Intel, écrivant le code de 32 bits dans la mesure du possible, et rendant le code aussi prévisible comme possible de tirer profit des possibilités dynamiques de prévision de branche multiple de l'exécution du processeur.

c'est un article supplémentaire par Hanna Quassar


Déni : Notre site Web n'est pas responsable de l'information contenue par cet article. Cet article reflète nullement les vues, les avis, les pensées ou la croyance du personnel d'annuaire d'articles.

Notification de traduction : Processeurs de génération "d'Intel P6 d'article les 686) sixièmes ("ont été traduits en utilisant un service de traduction automatisé. Nous faisons des excuses sincèrement pour toutes les erreurs de traduction qui se sont produites. Merci de l'arrangement.


Online: 1701 users browsing the articles directory