rdram

rambus dramの（ rdram ）は、かなり過激なデザインのメモリが見つかりましたが、ハイエンドのパソコンのシステムを1999年後半から2002年を通じてます。 インテルと契約していることを確認ラムバスは1996年には2001年にrdramサポートします。 後の2001年に、インテルの継続を支援するrdram既存のシステムでは、しかし、新しいチップセットやマザーボードでddr sdramの主にシフトし、および将来のすべてのインテルのチップセットやマザーボード用に設計され従来のどちらかでddrまたは新しい標準でddr2ます。 rdram基準を提案していたプロセッサをサポートする予定より速くを通じて2006 ;しかし、将来へのコミットメントをせずにインテルのチップセットの開発およびサポート、ごく少数rdramベースのシステムが販売され、 2003年とほぼなし後にしています。 不足のため業界からの支援のチップセットとマザーボードメーカーが、最も高いrdramませんが、将来のパソコンに大きな役割を演じるます。

rdramで、ラムバスは本質的にはどのようなチップの開発にチップのメモリバスは、特殊なデバイスには非常に高い率の通信速度となります。 どのようないくつかの興味深いことかもしれませんが、この技術を開発した最初のシステムとの最初の試合を前にした人気のニンテンドー64のゲームシステムでは、その後だったことやソニーのプレイステーション2が使用されています。

従来のシステムメモリを使用しfpm / sdramのは江戸またはワイドチャネルシステムとして知られます。 彼らはメモリチャネルとしての幅とプロセッサのデータバスを、これまでのペンティアムは64ビットとします。 デュアルインラインメモリモジュール（ dimmの）は、 64ビット幅デバイスには、意味のデータを転送することができて64ビット（または8バイト）を一度にします。

rdrams 、その半面、狭いチャネルデバイスがします。 彼らのデータを転送するだけで16ビット（ 2バイト）を一度に（プラス2オプションのパリティビット）が、ずっと速い速度でました。 これは、シフトから離れて、もっともっとシリアルの設計と平行して何が起こっても同様に、他のバスで、パソコン進化します。

16 -ビットシングルチャネルでのr immもともと走っ8 00mhzのではないので、全体のスループット8 00x2は、 1秒あたりでは、 1つまたは1 .6gbc hannelthep c1600でd drs dramのと同じです。 ペンティアム4システムで、通常使用される2つの銀行を同時に作成するには、デュアルチャネル3.2gbps設計する能力が、これにマッチしたバスの速度は、元のペンティアム4プロセッサです。 機能のデザインrdram少ないので、待ち時間の間に転送同期を実行するすべてのシステムおよび1方向でのみ弧を描いています。

rimmの新しいバージョンを実行1,066 mhzまたは、 1200 mhzのに加えて、元のレートと800mhzのシングルチャネルが利用可能で、 16ビットバージョンと同様に複数のチャネル、 32ビットバージョンにアップthroughputs当たり4.8gbpsモジュールです。

ラムバスメモリをサポートすることができ、 1つのチャネルを最大32 rdram個別のデバイス（ rdramチップ）などの場合にバッファが使用されます。 各チップは、シリアル接続して、次のパッケージには、ラムバスと呼ばれるインラインメモリモジュール（ rimm ）が、すべてのメモリ転送は、メモリコントローラとの間で行われ、 1つのデバイスには、デバイス間のませんします。 個別のrimm rdramチップは含まれて、 1つのチャネルは、 3つの典型的なrimmソケットします。 rdramメモリバスは、連続してパスをしてバスの各デバイスやモジュールで、各モジュールに入力および出力ピンの両端ます。 したがって、任意のrimm rimmソケットが含まれなければなりません。その後に満ちていることを確認して、モジュールを連続してパスが完了しました。 信号の最後に到達したのは、マザーボードのバスは終了しています。

各rdram rimm1600本質的にチップ上で動作するモジュール単体の上に座っているとして、 16ビットのデータチャネルです。 内部では、各チップには、 rdramコア上で動作する128ビットバス幅16ビットの8つの銀行に分割され100mhzで実行します。 言い換えると、すべての10ns （ 100mhz ）は、それぞれ16バイトを転送することができrdramチップとコアからです。 この内部外部サーバーまだ狭い高速rdramインターフェイスは、キーを押してください。 他の改善を含め、設計制御およびデータ信号を分離してバスが必要です。 独立制御およびアドレスバスは2つのグループに分割され、ピンを行と列のコマンドでは、全体のデータが転送中に2バイト幅のデータバスが必要です。 メモリバスで、実際の動作クロック400 mhz ;しかし、データが転送され、上昇下降の両方のクロック信号のエッジ、または二回のクロックパルスます。 立ち下がり、偶数サイクルと呼ばれており、立ち上がり奇数サイクルと呼ばれます。 メモリバスは完全に同期を達成されたパケットのデータを送信してもサイクルの間隔を始めました。 全体の前で待つことができ、メモリの転送を開始するサイクル（レイテンシ）は、 1つだけ、または最大2.5nsます。

複数のアーキテクチャにも対応し、複数のトランザクションを同時インターリーブドメイン別の時間です。 したがって、前に転送が完了しても、別のを始めることができます。

rdram別の重要な機能は、それは、低消費電力メモリシステムです。 と同様に、自らのrimm rdramのみを実行しデバイスを使用すると2.5ボルトの低電圧信号を1.8v 1.0vブランコから、スイングのみ0.8v合計します。 rdramsもダウンモードと4つの電源が自動的にスタンバイモードへの移行は、トランザクションの終わりには、さらなるパワーを提供する貯蓄します。

すでに述べたように、 rdramチップのrimmと呼ばれるモジュールがインストールされます。 rimmのサイズと似ているが、物理的な形で、現在のdimm 、かれらはありません交換します。 rimmが利用可能なモジュールのサイズから1 gb以上とすることができ、システムに追加されるため、 1つずつ、各個人のrimmテクニカル的に、複数の銀行には、システムを表します。 かれらのペアで追加されなければならない場合はマザーボードに実装していrdramデュアルチャネルを使用し、 16ビット幅のrimmます。

rdramするメモリコントローラをサポートして、 1つのチャネルをラムバスによると、 3つのrimmモジュール設計します。 ただし、ほとんどのマザーボードに2つのモジュールを実装するだけで1チャンネルあたりの騒音問題を避けるための信号です。

rimmが利用可能な3つの主要な成績速度で、 3つの異なるバージョンの幅は各グレードします。 このバージョンでは、通常16ビットデュアルチャネルで実行する環境では、インストールされなければならないようにペアを、それぞれ1つのペアとは異なるソケットのセットです。 それぞれのセットでrimmソケットボードは、このようなチャネルです。 32ビットバージョンを1つのデバイス内に複数のチャネルを組み込むと、このように、個別にインストールするに設計され、排除するための要件にマッチしてpairs.noteかつての共通の名前をrimmモジュールなど、 pc800 、置き換えられてきた名前を反映して、実際の帯域幅は、混乱を避けるために、 ddrメモリモジュールです。

最初に投げたときインテル重量ラムバスメモリの背後には、運命にあるように成功するための確実なものにします。 残念なことに、技術的な遅れの原因をサポートしているチップセットのマザーボードに大幅に遅延する、といくつかのシステムをサポートして、 rimm 、ほとんどのメモリメーカーへ戻ったsdramの製造にシフトし、またはでddr sdramの代わりにします。 これにより、残りの利用可能な価格のrimmで製造される最初の3つまたは複数の倍の大きさのdimm比較的ます。 最近のrimm rdramのためのコストは、約して降りてくるのddr sdramのではなく、そのころのことが起きた、インテルシフトしたすべての将来のチップセットの開発をサポートするだけでddr ddr2メモリとします。

私としては何度も、 1つのメインメモリに考慮すべき点は、メモリバスのスループットに適合しなければスループットは、プロセッサバス、およびその地域のrimm rdram詳細はもともとpentium 4プロセッサの初期に適しています。 しかし、その増加の速さで、バスから400 mhz pentium 4プロセッサを533mhzそれから800mhzのチップセットとの出現ddrメモリのデュアルチャネルをサポートし、現在でddr2でddrと最高の試合は、インテルcpuのバスの両方の速度とamdプロセッサます。 要するに、出現したとしても、新しいチップセットをサポートするデュアルチャネルでddrでddr2と、 2002年と2004年には、レンダリングでddrでddr2最良の選択肢として、近代システムでは、最大のメモリ性能を提供しております。